Tesis y Trabajos de Investigación PUCP
URI permanente para esta comunidadhttp://54.81.141.168/handle/123456789/6
El Repositorio Digital de Tesis y Trabajos de Investigación PUCP aporta al Repositorio Institucional con todos sus registros, organizados por grado: Doctorado, Maestría, Licenciatura y Bachillerato. Se actualiza permanentemente con las nuevas tesis y trabajos de investigación sustentados y autorizados, así como también con los que que fueron sustentados años atrás.
Ingresa a su web: Repositorio Digital de Tesis y Trabajos de Investigación PUCP
Explorar
8 resultados
Resultados de búsqueda
Ítem Texto completo enlazado Evaluación eléctrica y física de métodos de generación de redes lógicas para compuertas estáticas CMOS complementarias (SCCG)(Pontificia Universidad Católica del Perú, 2023-03-02) Perez Ramirez, Jair Moises; Silva Cárdenas, Carlos BernardinoRecientemente la evolución de la industria de la microelectrónica ha permitido el desarrollo de herramientas de diseño electrónico automático (EDA), las cuales tienen por objetivo optimizar el proceso de diseño de circuitos integrados (IC). Tradicionalmente en la creación de un IC se suele utilizar el enfoque de diseño de celdas estándar; no obstante, este tipo de flujo de diseño se encuentra limitado por la cantidad de compuertas lógicas que estén definidas en la librería utilizada. Es por ello que diversos estudios han realizado investigaciones respecto a la optimización de circuitos por Compuertas CMOS Estáticas Complementarias (SCCG). En la literatura podemos encontrar diversas estrategias de diseño de compuertas SCCG; sin embargo, la métrica que se usa para definir el mejor arreglo es la cantidad de transistores, la cual carece de otros análisis concernientes a los parámetros eléctricos y físicos. Es por ello que en este trabajo de tesis se plantea evaluarlas redes de transistores SCCG generadas por el framework SwitchCraft mediante un análisis eléctrico realizado con el software CADENCE y un análisis físico de los layouts generados por medio de la herramienta ASTRAN.Ítem Texto completo enlazado Functional verification framework of an AES encryption module(Pontificia Universidad Católica del Perú, 2018-08-06) Plasencia Balabarca, Frank Pedro; Mitacc Meza, Edward Máximo; Raffo Jara, Mario AndrésOver the time, the development of the digital design has increased dramatically and nowadays many different circuits and systems are designed for multiple purposes in short time lapses. However, this development has not been based only in the enhancement of the design tools, but also in the improvement of the verification tools, due to the outstanding role of the verification process that certifies the adequate performance and the fulfillment of the requirements. In the verification industry, robust methodologies such as the Universal Verification Methodology (UVM) are used, an example of this is [1], but they have not been implemented yet in countries such as Peru and they seem inconvenient for educational purposes. This research propose an alternative methodology for the verification process of designs at the industry scale with a modular structure that contributes to the development of more complex and elaborated designs in countries with little or none verification background and limited verification tools. This methodology is a functional verification methodology described in SystemVerilog and its effectiveness is evaluated in the verification of an AES (Advance Encryption Standard) encryption module obtained from [2]. The verification framework is based on a verification plan (developed in this research as well) with high quality standards as it is defined in the industry. This verification plan evaluates synchronization, data validity, signal stability, signal timing and behavior consistency using Assertions, functional coverage and code coverage. An analysis of the outcomes obtained shows that the AES encryption module was completely verified obtaining 100% of the Assertions evaluation, 100% of functional verification and over 95% of code coverage in all approaches (fsm, block, expression, toggle). Besides, the modular structure defines the intercommunication with the Design only in the bottom most level, which facilitates the reuse of the verification framework with different bus interfaces. Nonetheless, this unit level verification framework can be easily instantiated by a system level verification facilitating the scalability. Finally, the documentation, tutorials and verification plan templates were generated successfully and are aimed to the development of future projects in the GuE PUCP (Research group in Microelectronics). In conclusion, the methodology proposed for the verification framework of the AES encryption module is in fact capable of verifying designs at the industry scale with high level of reliability, defining a very detailed and standardized verification plan and containing a suitable structure for reuse and scalability.Ítem Texto completo enlazado Diseño de una bomba de carga en tecnología CMOS(Pontificia Universidad Católica del Perú, 2015-07-08) Rodríguez Mecca, Luis Enrique; Saldaña Pumarica, Julio César; Raygada Vargas, Erick LeonardoLos circuitos integrados (chips), presentes en la mayoría de sistemas electrónicos, vienen evolucionando en términos de la complejidad de la función que realizan. Para lograr eso, los procesos de fabricación de circuitos integrados mejoran continuamente en términos de las dimensiones mínimas de los dispositivos que pueden ser integrados. Esa miniaturización constante demanda que la tensión de alimentación de los chips sea disminuida, pues de lo contrario los dispositivos más pequeños del sistema estarían sometidos a campos eléctricos suficientemente elevados para damnificar a su estructura. Lamentablemente algunas funciones realizadas en los circuitos integrados requieren de tensiones mayores a la impuesta por la integridad de los dispositivos de dimensiones mínimas. En estos casos se utilizan dispositivos mayores y se necesita de algún circuito que genere esa tensión mayor que la tensión de alimentación. La presente tesis trata del diseño de una bomba de carga que realiza la función de duplicar la tensión de alimentación. Dicho circuito está compuesto por transistores y condensadores de un proceso de fabricación CMOS que permite la formación de canales de 350nm de longitud mínima. Para concluir satisfactoriamente el diseño, se analizaron las relaciones entre parámetros de funcionamiento del circuito y parámetros de diseño tales como dimensiones geométricas de los canales de los transistores y condensadores, corriente de polarización de los transistores y atrasos entre señales digitales de control. Como resultado de ese análisis se propone un procedimiento de diseño de la bomba de carga y se aplica dicho procedimiento al diseño de circuitos con unas determinadas especificaciones de funcionamiento. Las especificaciones verificadas con herramientas de simulación son: 65 μA de corriente de salida nominal, 12,5pF de capacitancia de carga, rango de tensión de alimentación desde 1,5V hasta 3,3V, rango de tensión de salida desde 2,4V hasta 6V y una eficiencia máxima de 80%Ítem Texto completo enlazado Diseño de un generador de números aleatorios para aplicaciones de criptografía en tarjetas inteligentes(Pontificia Universidad Católica del Perú, 2015-06-26) Bejar Espejo, Eduardo Alberto Martín; Saldaña Pumarica, Julio César; Raygada Vargas, Erick LeonardoLa generación de números aleatorios es un punto clave en los sistemas criptográficos,su desempeño depende del nivel de aleatoriedad que son capaces de generar. Particularmente, en aplicaciones móviles estos generadores de números aleatorios están sujetos a fuertes restricciones a nivel de diseño de circuito integrado. En la presente tesis se realizó el diseño y simulación de un circuito generador de números aleatorios en tecnología CMOS 0.35 m para el procesador criptográfico de una tarjeta inteligente (Smart Card). El método de generación consiste en el muestreo de un oscilador con jitter elevado, el cual permite dividir al circuito en tres bloques principales. El primero de ellos es el oscilador que fija la frecuencia de muestreo cuyo periodo debe ser mucho más pequeño, en promedio, que el del oscilador con jitter elevado. El segundo bloque consiste en el circuito muestreador, implementado mediante un flip flop tipo T. El tercer bloque es el oscilador afectado por jitter del cual depende, en gran medida, la calidad de los números aleatorios generados. Este consiste en un oscilador triangular donde el ruido térmico, introducido por un par de resistencias, es amplificado. Estos tres bloques, trabajando de manera conjunta, generan los números aleatorios cuya calidad se analizó mediante los algoritmos propuestos por el National Institute of Standards and Technology (NIST) para verificar si el generador es lo suficientemente aleatorio como para ser utilizado en aplicaciones criptográficas. La estructura del presente documento se detalla a continuación. En el primer capítulo se definió el problema a resolver. En el segundo capítulo, se revisaron los conceptos teóricos fundamentales relacionados a los números aleatorios y tecnología CMOS, asimismo, se presentaron diferentes metodologías actuales de generación de números aleatorios en circuitos integrados. En el tercer capítulo, se analizó con detalle la topología a usar y se realizó su diseño respectivo. En el cuarto capítulo se hicieron las simulaciones necesarias para verificar el correcto funcionamiento del circuito y se analizaron las secuencias de números obtenidas usando los algoritmos propuestos por el NIST. Finalmente, se presentan las conclusiones y recomendaciones.Ítem Texto completo enlazado Diseño de un amplificador de señales neuronales de bajo ruido y bajo consumo de potencia(Pontificia Universidad Católica del Perú, 2014-07-25) Cerida Rengifo, Sammy; Monge Osorio, Manuel Alejandro; Raygada Vargas, Erick LeonardoEl presente trabajo de tesis consiste en el dise~no de un circuito ampli cador para ser utilizado en un sistema de adquisici on de se~nales neuronales. La topolog a del dise~no se baso en un ampli cador cascodo plegado completamente diferencial (fully-di erential folded-cascode, FDFC) adaptado a una topolog a de reciclaje (recycling [6]) en la cual se reutilizan corrientes que normalmente no se utilizan en la topolog a convencional. Los requerimientos m as importantes para este dise~no son su baja potencia y peque~na area debido al tipo de aplicaci on al que esta enfocado este trabajo. El bajo ruido referido a la entrada tambi en es un par ametro cr tico ya que el rango de voltaje de las se~nales neuronales pueden tener amplitudes tan peque~nas como 1 V . La tecnolog a en que se realiz o el dise~no es AMS0;35 m en el software CADENCE el cual utiliza el simulador SPECTRE empleando el modelo BSIM3V3. Asimismo, se valid o el buen funcionamiento del circuito mediante las simulaciones correspondientes de circuitos de bancos de pruebas (testbench). Los resultados destacables del ampli cador son su ruido referido a la entrada de 1;59 V , potencia de 105;98 W para una alimentaci on de 3;3V , una ganancia de lazo abierto de 113;7dB, ganancia de lazo cerrado de 45;5dB y un ancho de banda de 7;512kHz. El area total del circuito ampli cador es 0;122mm2.Ítem Texto completo enlazado Diseño de un amplificador diferencial de diferencias para el filtrado de señales neuronales(Pontificia Universidad Católica del Perú, 2012-03-12) Cruz Marin, Jorge Vicente de laEl presente trabajo consiste en el diseño de un amplificador diferencial de diferencias (DDA) para la etapa de filtrado de un sistema de adquisición de señales neuronales en un circuito integrado implantable. El bloque analógico se realizó utilizando la tecnología AMS 0.35 μm en el software CADENCE. La metodología usada fue la denominada TOP-DOWN que consiste básicamente en iniciar el diseño con la definición de los parámetros a nivel sistema y descender progresivamente de nivel hasta dimensionar cada transistor y definir el layout del circuito. Una característica importante de esta metodología es que los niveles superiores definen los requerimientos para el siguiente nivel. El segundo objetivo importante es mostrar un flujo de diseño para circuitos integrados donde se utilizan las herramientas de CADENCE. Con esto se busca presentar una documentación que muestre el procedimiento usado a nivel industrial en el desenvolvimiento de circuitos integrados. Es importante mencionar que la principal motivación de realizar este circuito para cumplir los objetivos de la tesis es dar continuación a un proyecto del grupo de microelectrónica que consiste en el desenvolvimiento de un sistema de adquisición de señales neuronales. Algunas partes del proyecto general ya fueron realizadas por tesistas de la universidad y junto con este bloque se completa la parte del filtro pasabanda. El flujo de diseño se desarrollo paso a paso. Primero, se obtuvo las especificaciones del DDA en base a la simulación del macromodelo en el filtro pasabanda con componentes ideales. Luego, con los resultados obtenidos, se determinó los requerimientos de frecuencia, puntos de operación y respuesta en tiempo del circuito. Posteriormente, se dimensionó cada transistor asegurando que el amplificador cumpla con los requerimientos propuestos (modelo nominal y de Montecarlo). De la misma forma que con el esquemático, se validó el netlist del layout simulando los principales parámetros del amplificador y del filtro. Los resultados mas relevantes de la simulación del netlist del circuito extraído del layout son los siguientes: potencia de 5.26μW(@ V DD = 3.3), tensión de offset de 163.89μV y 10.38μVrms de ruido integrado en la banda de paso. Con estos datos, se observa un equilibrio entre la potencia consumida y el ruido integrado del amplificador, que normalmente es muy difícil de conseguir por el diseñador.Ítem Texto completo enlazado Diseño de una resistencia integral de alto valor aplicada a un sistema de adquisición de señales neuronales con tecnología MOS(Pontificia Universidad Católica del Perú, 2011-10-26) Raygada Vargas, Erick LeonardoLa presente tesis presenta el diseño de una resistencia integrada, que se requiere en el bloque de filtrado de un dispositivo médico implantable para un sistema de adquisición de señales neuronales con el fin de obtener una alta constante de tiempo y no recurrir a la utilización de resistencias externas en circuitos integrados, siendo así posible abarcar un tópico actual de diseño microelectrónico con alto nivel tecnológico. Se presentan los inconvenientes que existen para su desarrollo, métodos de diseño y los requerimientos del mismo.Ítem Texto completo enlazado Diseño e implementación de un sistema de control digital con conexión a redes de datos para medición de parámetros eléctricos / Gerardo Manuel Guerrero Quichiz(Pontificia Universidad Católica del Perú, 2011-05-09) Guerrero Quichiz, Gerardo ManuelEl presente proyecto de tesis busca ampliar la aplicación de la electrónica digital fusionando el área de Electricidad con la de Comunicaciones y desarrollando un Sistema de control digital basado en la tecnología del microcontrolador ATmega128 de la compañía ATMEL y del circuito integrado ADE7758 de Analog Devices, que además posea la lógica adecuada para la medición trifásica de parámetros eléctricos y permita la comunicación a redes de datos.