Ingeniería Electrónica
URI permanente para esta colecciónhttp://54.81.141.168/handle/123456789/9137
Explorar
4 resultados
collection.search.results.head
Ítem Texto completo enlazado Fast LiDAR data registration using GPUs(Pontificia Universidad Católica del Perú, 2023-10-18) Huapaya Ávalos, Carlos Enrique; Carranza De la Cruz, César AlbertoEn los últimos años, la llegada de las cámaras de profundidad de bajo costo y sensores LiDAR ha incentivado a las industrias a invertir en estas tecnologías, lo cual incluye también mayor interés en investigaciones sobre procesamiento digital de señales. En esta ocasión, la reconstrucción tridimensional de túneles mineros utilizando LiDARs y un robot de auto-navegación ha sido propuesta como proyecto de investigación, y el presente trabajo forma parte en cargándose del alineamiento de nubes de puntos tridimensionales en tiempo real, un proceso que es más conocido como Registro de Nubes de Puntos. Existen muchos algoritmos que pueden resolver este problema, pero para el proyecto, el algoritmo solo necesita calcular la alineación fina y rígida. Al comparar los algoritmos de registro más avanzados, se encontró que el popular algoritmo ICP es el más adecuado para este caso debido a su alta robustez y eficiencia. Dentro de este algoritmo, se encuentran 3 pasos simples: relación, minimización y transformación, junto con una colección de variaciones de estos pasos que han sido desarrolladas a lo largo de las últimas décadas. Basándose en esto, en este trabajo se diseñó e implementó un algoritmo ICP paralelo en CPU y GPU. Además, las optimizaciones en recursos de memoria, ocupación de núcleos y el uso de la técnica de desenrollado de bucles para la implementación en GPU permiten que la implementación propuesta deI ICP alcance un rendimiento 95 veces más rápido que implementaciones de CPU altamente optimizadas.Ítem Texto completo enlazado Overlapping point cloud merge and surface reconstruction with parallel processing for real time application(Pontificia Universidad Católica del Perú, 2023-05-26) Pérez Ramírez, Pierre Ramiro; Carranza De La Cruz, Cesar AlbertoCompañías mineras están en búsqueda constante de nuevas tecnologías para aumentar su productividad. Una de las tecnologías que les permite realizar la reconstrucción de la superficie sin poner en riesgo la vida de sus trabajadores es el uso de sensores LiDAR junto con plataformas móviles que les permiten rotar el sensor para realizar un escaneo completo de la estructura. Sin embargo, el procesamiento de los datos se realiza a través de ordenadores situados fuera de la mina, debido a su alto coste computacional, lo que se traduce en un alto coste de tiempo. En esta tesis presento como objetivo principal el diseño de un algoritmo paralelo para la fusión de nubes de puntos capturadas por un LiDAR y la reconstrucción de la superficie en tiempo real, con el fin de reducir el tiempo de procesado, teniendo en cuenta información a priori del patrón de barrido de los puntos. En la literatura se pueden encontrar algoritmos para la reducción de la densidad de puntos, sin embargo, en esta tesis, propongo la idea de suprimir estos puntos basándome en el principio de que la etapa de registro entre cada escaneo puede ser obtenida por un sistema de medición correctamente establecido, por lo tanto, no es necesario utilizar ningún algoritmo ICP. Además, a diferencia de los algoritmos genéricos de reconstrucción de superficies, propongo un nuevo algoritmo que utiliza la información a priori del sistema de escaneo que permite obtener la reconstrucción triangular en un tiempo menor al tiempo de escaneo del LiDAR. Este algoritmo se implementará en un ordenador desktop con el uso de GPUs proporcionadas por NVIDIA para evaluar su rendimiento y, también, se implementará en una Jetson Nano con datos de una mina socavón real. Finalmente, proporcionaré algunas recomendaciones y consideraciones a tener en cuenta en las etapas de evaluación del algoritmo secuencial, codificación del algoritmo paralelo e implementación en GPUs.Ítem Texto completo enlazado Design of a DVB-S2 compliant LDPC decoder for FPGA(Pontificia Universidad Católica del Perú, 2021-09-22) Montaño Gamarra, Guillermo Daniel; Raffo Jara, Mario AndrésLow Density Parity Check codes presents itself as the dominant FEC code in terms of performance, having the nearest performance to the Shannon limit and proving its usefulness in the increasing range of applications and standards that already used it. Low power devices are not except of this rapid development, where it emerges the necessity of decoders of low power without totally sacrificing performance or resource usage. The present work details the devolopment of a LDPC decoder compliant with the DVB-S2 standard for digital television, motivated for its already established use in uplink and downlink satellite applications and its great performance at large code lengths. This research presents the study of the min-sum algorithm and the design of the elements that conform the core decoder, including both functional units (variable and check nodes), memory blocks and routing network. In the context of DVB-S2, it focused exclusively in the prototyping of the inner LDPC decoder and targets FPGA as platform. A variety of design strategies are applied in the design of the core, including the optimal selection of the architecture and the schedule policy, the design of the control unit as a Algorithmic State Machine (ASM) and the inclusion of specialized modules to reduce the number of clock cycles per decoding process, such as early stopping. The selected features for this work are code length of 64800 bits and code rate equal to 1/2. The selected architecture is partially parallel with flooding schedule and operates over binary symbols (Galois field GF(2)). For testing, it assumes a channel with AWGN and BPSK modulation, so the demodulator feeds soft decision information of each symbol based on both assumptions. The design has been validated using different verification methodologies according to complexity and predictability of each part or the whole system. Obtained results show the decoder, when configured for a maximum of 10 iterations, has a BER performance of 10-3 at a SNR of 2 dB, having an advantage of 1 dB respect to previous published Works [1]. It uses 60363 slice LUT and 23552 slice registers when synthesized in the Virtex 7 xc7vx550t FPGA from Xilinx, a reduction of 10% in resource usage from [1]. It achieves a maximum frequency operation of 194 Mhz and a throughput of 142.99 Mbps at worst case. The top energy per bit rate is 18.344 nJ/bit.Ítem Texto completo enlazado Sistema de detección y evasión de obstáculos por medio de un LIDAR 360° para un sistema aéreo no tripulado(Pontificia Universidad Católica del Perú, 2020-10-16) Chávez Cobián, Alfredo Leonardo; Saito Villanueva, CarlosLos sistemas aéreos no tripulados (SANT) se han convertido en una comodidad asequible para cualquier fin. Sin embargo, estos dispositivos pueden causar daño tanto a infraestructuras como a personas en caso de colisión. De esta manera, el problema radica en que no existe en el Grupo de Investigación de Sistemas Aéreos No Tripulados un módulo electrónico capaz de detectar y evadir obstáculos en escenarios tales como bordear una estructura fija o evitar una colisión inminente con algún objeto que se interponga entre el SANT y la meta. Además, que se pueda acoplar a diversas plataformas y que tenga un rango de detección de 360°. La solución al problema mencionado se llevó a cabo mediante el desarrollo de un sistema de detección y evasión de obstáculos. En cuanto al hardware, se eligió como sensor al Sweep LiDAR 360°, al Odroid C2 como computadora acompañante y al Pixhawk como controlador de vuelo. La plataforma elegida fue el cuadricóptero Tarot FY450. En cuanto al Software, se diseñó un algoritmo de adaptación de rutas basado en 4 modos de vuelo. El flujo de información da inicio con la adquisición de datos del entorno por parte del sensor LiDAR. Dicha información es ordenada del punto más cercano al más lejano y posteriormente es filtrada en base a la intensidad de señal. La información resultante es procesada en la computadora acompañante y un modo de vuelo es elegido en base a criterios previamente establecidos. En cuanto a las pruebas realizadas para comprobar la eficiencia del sistema, se realizaron simulaciones en Matlab y pruebas reales. En cuanto a las pruebas reales, se realizaron 3 con un biombo y una con una pancarta. El objetivo de las 3 primeras pruebas fue evaluar el dispositivo en un entorno controlado, mientras que la prueba con pancarta tuvo como objetivo evidenciar el modo de vuelo de emergencia (Avoid Obstacle). Además, el límite de velocidad resultante fue de 0.5 m/s.