Ingeniería Electrónica
URI permanente para esta colecciónhttp://54.81.141.168/handle/123456789/9137
Explorar
3 resultados
Resultados de Búsqueda
Ítem Texto completo enlazado Localización y clasificación de árboles y edificaciones en imágenes aéreas empleando aprendizaje profundo(Pontificia Universidad Católica del Perú, 2024-07-01) Enriquez Rodriguez, Pamela; Flores Espinoza, Donato AndresLa presente tesis muestra el diseño de un detector de árboles y edificaciones en imágenes aéreas elaborado en base a algoritmos de aprendizaje profundo, cuyas redes troncales para la extracción de características son redes neuronales convolucionales. Este trabajo es parte de la tarea de automatización de un sistema de inspección de fajas de servidumbre que recibe imágenes capturadas por drones. Inicialmente, el trabajo se ha centrado en el etiquetado de árboles y edificaciones en imágenes aéreas para la elaboración del dataset; para ello, se ha utilizado la herramienta Image Labeler de Matlab. Posteriormente, se dividió dicho conjunto de datos en data de entrenamiento (80%), validación (10%) y evaluación (10%); además de emplear la función imageDataAugmenter para incrementar la cantidad de imágenes disponible. Seguidamente, se procedió con el entrenamiento de la red bajo ciertos valores de hiperparámetros y; finalmente, se evaluó la eficacia del detector bajo ciertas métricas como precisión, sensibilidad y precisión promedio media. Los resultados obtenidos muestran que el detector diseñado e implementado en Pytorch delimita correctamente la ubicación de los árboles y edificaciones en imágenes aéreas; además de etiquetarlos con su clase correspondiente. Esto se evidencia en los valores de precisión promedio del 70% para la clase árboles y del 63% para la clase edificaciones, logrando una precisión promedio media del 67%.Ítem Texto completo enlazado Diseño de un filtro pasa bajos para neural SPIKES en tecnología CMOS con voltaje de alimentación de 1V(Pontificia Universidad Católica del Perú, 2023-06-05) Bellido Alba, Alvaro Gustavo Raúl; Saldaña Pumarica, Julio CésarLos próximos capítulos de la presente tesis se contempla una revisión de dispositivos wearable como estado del arte. Lo que le sigue es una explicación de los puntos teóricos importante para el desarrollo. Finalmente, se cuenta con la solución y los resultados. Se empieza mencionando los diferentes desarrollos tecnológicos en base a los dispositivos wearable y cómo estos han tenido resultados prometedores en el uso con personas o animales. Después de eso, se menciona la motivación para continuar con el desarrollo del trabajo; y se continúa con el estado del arte de las topologías para el diseño de filtros pasabajos en tecnología CMOS. En la parte de la revisión teórica, se desarrollarán aspectos necesarios tales como el análisis en pequeña señal, la obtención función transferencia por medio del Teorema de Blackman y el método de análisis en frecuencia del profesor Ali Hajimiri, y el uso de un Level Shifter. Para finalizar, se realizarán las simulaciones en condiciones nominales y PVT para cada tipo de respuesta: AC, DC, transitoria, ruido y potencia; luego se muestra la comparativa de este trabajo con la literatura.Ítem Texto completo enlazado Validation of the NVDLA architecture using its aws virtual prototype-FPGA co-simulation platform(Pontificia Universidad Católica del Perú, 2023-05-23) Freidenson Bejar, David Steven; Villegas Castillo, Ernesto CristopherLa inferencia de Redes Neuronales Profundas (o DNNs, por sus siglas en inglés, Deep Neural Networks) se ha vuelto cada vez más demandante en términos de almacenamiento de memoria, complejidad computacional y consumo de energía. Desarrollar hardware especializado en DNNs puede ser un proceso tedioso, que se alarga aún más si se considera el tiempo requerido en escribir software para ello. Así, esta tesis consiste en la validación del acelerador de hardware de redes neuronales NVDLA (por sus siglas en inglés, Nvidia Deep Learning Accelerator) utilizando un ambiente de co-simulación basado en su plataforma híbrida: un CPU implementado como Prototipo Virtual (PV), basado en el Quick Emulator (QEMU), y el modelo de hardware en RTL del NVDLA dentro de un FPGA. Para ello, la arquitectura más portátil del NVDLA nv_small es configurada en el FPGA de una instancia F1 del servicio E2C AWS. Para complementar el sistema, el PV del NVDLA es usado, consistiendo de un CPU Arm emulado con QEMU, ejecutando el sistema operativo Linux y el software runtime del NVDLA, dentro de una capa de SystemC/TLM conectada al FPGA de la instancia F1 a través de un puerto PCIe. Una vez que la plataforma híbrida de co-simulación está configurada, se ejecutan regresiones de pruebas de hardware en la implementación en el FPGA para revisar la propia funcionalidad e integridad de los bloques que componen al NVDLA. Luego, se ejecutan pruebas de sanidad de software en el PV para confirmar la configuración correcta de todo el sistema integrado. Finalmente, la DNN AlexNet es ejecutada. Los resultados muestran la propia funcionalidad del hardware y del PV, y que la red AlexNet se ejecutó exitosamente en el ambiente de co-simulación, tomando aproximadamente 112 minutos.