Ingeniería Electrónica

URI permanente para esta colecciónhttp://54.81.141.168/handle/123456789/9137

Explorar

Resultados de Búsqueda

Mostrando 1 - 3 de 3
  • Ítem
    Estudio y análisis de un circuito de reducción de la diferencia entre las corrientes de estimulación para la prótesis epiretinal
    (Pontificia Universidad Católica del Perú, 2020-01-23) Martínez Espinoza, Jesús André; Monge Osorio, Manuel Alejandro; Raygada Vargas, Erick Leonardo
    El presente trabajo de tesis consiste en el estudio y análisis de un circuito propuesto para reducir la diferencia entre los pulsos de corrientes utilizados durante la operación de la prótesis epiretinal. La topología propuesta para la calibración es hibrida; constituye de una fase analógica y una digital a fin de reducir la diferencia de corriente y almacenar un valor de cuenta para compensar la corriente generada durante el uso de la prótesis. Dentro de los requisitos para el diseño del circuito propuesto, se considera los límites en el área y potencia del chip debido a la ubicación y dificultad de acceso de la prótesis. Asimismo, se busca que el valor de la carga remanente generada por la persistencia de la corriente de mismatch no exceda el límite de 100na a fin de evitar daños en el tejido superficial. El circuito propuesto define una variable “n” la cual corresponde al número de espejos de corriente en la fase analógica, se realiza un análisis variando “n” a fin de analizar las consecuencias y ventajas que se tiene en el nivel de mismatch final y en el área ocupada en el chip por el circuito de calibración. Se utiliza la herramienta de MATLAB para simular y ejemplificar el proceso de calibración mostrando las señales de ambos pulsos en una gráfica de tiempo desde el inicio de la calibración hasta el cálculo del valor de cuenta necesario para compensar la corriente de mismatch.
  • Ítem
    Estudio y análisis de un circuito de monitoreo de carga residual para prótesis epirretinal
    (Pontificia Universidad Católica del Perú, 2019-11-05) Rodríguez Sánchez, Diego Antonio; Monge Osorio, Manuel Alejandro
    La retina es un tejido del ojo que se encarga de convertir la luz incidente en pulsos eléctricos para luego ser enviados al cerebro. Las células encargadas de dicha conversión son las células fotorreceptoras, estas hacen posible la visión. La prótesis de retina se encarga de reemplazar la función que realizaban las células fotorreceptoras al recrear la sensación de visión por medio de la estimulación de las células neuronales sanas restantes en la retina por medio del envío de pulsos bifásicos a través de un arreglo de electrodos. No obstante, una de las grandes preocupaciones en cuanto a la estimulación de la prótesis de retina, es que cualquier exceso de acumulación de carga que supere los límites de seguridad tolerables puede causar daño a la retina. A raíz de lo anterior mencionado, se procedió al estudio de un circuito cuyo objetivo es balancear la carga residual existente de forma controlada. Asimismo, se realizó un análisis de cada etapa del circuito: comparadores dinámicos, latch SR, parte de lógica y la etapa de compensación y se definió la estructura del circuito de seguridad. Por último, gracias a la herramienta Analog Design Environment de CADENCE se realizó simulaciones comprobando la funcionalidad de la solución planteada al dimensionar correctamente los transistores y definir una correcta corriente de compensación. Así pues, se obtuvo un circuito capaz de monitorear y corregir la carga del electrodo cuando ésta sale de los límites de seguridad y que presenta una baja disipación de potencia.
  • Ítem
    Diseño de un amplificador chopper de señales neuronales
    (Pontificia Universidad Católica del Perú, 2017-06-22) Chang Kee Anselmo, Marco Antonio; Monge Osorio, Manuel Alejandro
    En el presente trabajo de tesis se diseña un amplificador para ser utilizado como parte de un sistema de adquisición de señales neuronales. La topología elegida para el desarrollo fue la de cascodo plegado de una sola salida (single ended folded cascode), ubicando los moduladores chopper de manera que no haya limitación debido al ancho de banda. Debido a que este trabajo está enfocado a dispositivos implantables, se requiere de un bajo consumo de potencia, así como una pequeña área ocupada. A estos dos requerimientos se suma el de ruido, el cual es de gran importancia al ser esta la primera etapa del sistema. Se utilizó el software CADENCE para realizar distintas simulaciones que comprueban el correcto análisis realizado. Los resultados más importantes previo a la aplicación de la técnica chopper son: el ruido referido a la entrada de 2.92Vrms, con una potencia consumida de 36.78uW utilizando una fuente de alimentación de 3.3V, la ganancia de lazo abierto es de 102.1dB y la ganancia de lazo cerrado es de 45.88dB con un ancho de banda de 7.96kHz. El área ocupada por el circuito es de 0.0073mm2.