Search
Now showing items 1-8 of 8
Desarrollo de una arquitectura para la obtención de la fase de una componente AM - FM de una imagen digital en un FPGA / Víctor Manuel Murray Herrera
(Pontificia Universidad Católica del Perú, 2011-05-09)
Este trabajo presenta el desarrollo de una arquitectura flexible que realiza las operaciones necesarias para la obtención de la fase relacionada a una imagen, en escala de grises, analizada en una componente canalizada ...
Diseño e implementación del algoritmo de convolución bidimensional en la arquitectura CUDA
(Pontificia Universidad Católica del Perú, 2011-10-25)
En el presente documento se explicarán las consideraciones realizadas para
implementar la convolución bidimensional en la arquitectura CUDA. En general se discutirá la metodología seguida y se mostrarán y analizarán los ...
Diseño de una arquitectura para una red neuronal artificial perceptron multicapa sobre una FPGA aplicada al reconocimiento de caracteres / Manuel Alejandro Monge Osorio
(Pontificia Universidad Católica del Perú, 2011-05-09)
El presente trabajo realizó el diseño genérico y modular de una red neuronal artificial perceptron multicapa MLP orientada al reconocimiento de dígitos manuscritos en un FPGA mediante el lenguaje de descripción de hardware ...
Optimización de la probabilidad de error en un esquema de cooperación para un detector λ-MRC en canal rayleigh
(Pontificia Universidad Católica del Perú, 2012-06-22)
En el presente trabajo de tesis, se ha realizado un análisis del esquema de cooperación
de usuarios, con el objetivo de obtener la menor probabilidad de error de bit del sistema. Este
análisis es efectuado sobre la ...
Diseño de una arquitectura para un sistema neurodifuso ANFIS sobre un FPGA aplicado a la generación de funciones
(Pontificia Universidad Católica del Perú, 2011-06-09)
En la presente tesis, se realizó el diseño de una arquitectura para un sistema
neurodifuso ANFIS. Se tomó en consideración un sistema de orden cero de dos
entradas y una salida, que cuenta con funciones de pertenencia ...
Implementación de una arquitectura para un filtro morfológico de imágenes digitales en escala de grises en un FPGA de Altera
(Pontificia Universidad Católica del Perú, 2011-05-09)
Diseño de una arquitectura de un filtro digital de sobre muestreo de imágenes, en factor 2, de acuerdo al formato H.264/SVC sobre FPGA
(Pontificia Universidad Católica del Perú, 2012-06-13)
El presente trabajo consiste en la realización del diseño de la arquitectura en hardware de un filtro
digital tipo FIR (Respuesta al impulso finito) para sobre muestreo de imágenes de Televisión Digital,
de acuerdo al ...
Diseño e implementación del filtro mediano de dos dimensiones para arquitecturas SIMD
(Pontificia Universidad Católica del Perú, 2011-10-04)
El filtro mediano es una de las operaciones básicas en el procesamiento de imágenes
digitales, su función es la de eliminar el ruido impulsivo sin alterar la información de
la imagen. A pesar de estas características, su ...