Facultad de Ciencias e Ingeniería
URI permanente para esta comunidadhttp://54.81.141.168/handle/123456789/9119
Explorar
3 resultados
Resultados de búsqueda
Ítem Texto completo enlazado Evaluación eléctrica y física de métodos de generación de redes lógicas para compuertas estáticas CMOS complementarias (SCCG)(Pontificia Universidad Católica del Perú, 2023-03-02) Perez Ramirez, Jair Moises; Silva Cárdenas, Carlos BernardinoRecientemente la evolución de la industria de la microelectrónica ha permitido el desarrollo de herramientas de diseño electrónico automático (EDA), las cuales tienen por objetivo optimizar el proceso de diseño de circuitos integrados (IC). Tradicionalmente en la creación de un IC se suele utilizar el enfoque de diseño de celdas estándar; no obstante, este tipo de flujo de diseño se encuentra limitado por la cantidad de compuertas lógicas que estén definidas en la librería utilizada. Es por ello que diversos estudios han realizado investigaciones respecto a la optimización de circuitos por Compuertas CMOS Estáticas Complementarias (SCCG). En la literatura podemos encontrar diversas estrategias de diseño de compuertas SCCG; sin embargo, la métrica que se usa para definir el mejor arreglo es la cantidad de transistores, la cual carece de otros análisis concernientes a los parámetros eléctricos y físicos. Es por ello que en este trabajo de tesis se plantea evaluarlas redes de transistores SCCG generadas por el framework SwitchCraft mediante un análisis eléctrico realizado con el software CADENCE y un análisis físico de los layouts generados por medio de la herramienta ASTRAN.Ítem Texto completo enlazado Diseño de un circuito de referencia de tensión CMOS operado en condiciones de bajo consumo y baja tensión de alimentación(Pontificia Universidad Católica del Perú, 2022-03-29) Holguin Cucalon, Jorge Alberto; Campana Valderrama, Franco RenatoEn las últimas décadas se ha podido apreciar una fuerte demanda en la miniaturización de los circuitos integrados. Esta reducción de dimensiones tiene entre sus principales objetivos el desarrollo de circuitos electrónicos de bajo consumo de energía, de manera que estos sean aplicados en dispositivos electrónicos que empleen baterías de larga duración como marcapasos, aparatos auditivos, celulares, laptops, etc. Por lo tanto, estos circuitos deben cumplir con demandas tan importantes como operar con baja tensión de alimentación y bajo consumo de potencia (Low Voltage-Low Power LV-LP). Un tipo de Circuito Integrado que ha tenido que adaptarse a estas demandas son los circuitos de referencia de tensión. Este bloque es esencial en muchos sistemas analógicos y de señal mixta, ya que su tensión de salida se diseña para ser predecible y estable frente a las variaciones de temperatura, de la tensión de alimentación, del proceso de su fabricación y debería tener poca dependencia con respecto a la capacidad de carga. La presente tesis muestra el diseño de un circuito de referencia de tensión en tecnología CMOS AMS 0.35 um. Dicho circuito debería cumplir las demandas LV - LP y por ende, debería operar con una tensión de alimentación menor a 1.5 V y una disipación de potencia en el orden de los microvatios.Ítem Texto completo enlazado Diseño de una resistencia integral de alto valor aplicada a un sistema de adquisición de señales neuronales con tecnología MOS(Pontificia Universidad Católica del Perú, 2011-10-26) Raygada Vargas, Erick LeonardoLa presente tesis presenta el diseño de una resistencia integrada, que se requiere en el bloque de filtrado de un dispositivo médico implantable para un sistema de adquisición de señales neuronales con el fin de obtener una alta constante de tiempo y no recurrir a la utilización de resistencias externas en circuitos integrados, siendo así posible abarcar un tópico actual de diseño microelectrónico con alto nivel tecnológico. Se presentan los inconvenientes que existen para su desarrollo, métodos de diseño y los requerimientos del mismo.