Facultad de Ciencias e Ingeniería
URI permanente para esta comunidadhttp://54.81.141.168/handle/123456789/9119
Explorar
2 resultados
Resultados de búsqueda
Ítem Texto completo enlazado Diseño de un circuito integrado CMOS que varía la impedancia del receptor de un enlace inductivo de una interfaz neuronal implantada(Pontificia Universidad Católica del Perú, 2016-03-23) Gonzalez Yañez, Hugo Cesar; Saldaña Pumarica, Julio César; Raygada Vargas, Erick LeonardoEl presente trabajo de tesis consiste en el diseño de un circuito integrado CMOS que varía la impedancia del receptor de un enlace inductivo para una interface neuronal implantada con el fin de generar una variación de voltaje en el circuito emisor de esta. Este diseño se basó básicamente en la conmutación de valores de condensadores para generar la variación de voltaje en el emisor mediante la activación o desactivación de transistores los cuales funcionan como llave. A la entrada de estos transistores se implantaron unos buffer, los cuales mejoran la transición de voltaje y los tiempos de propagación de las señales. Se realizó el diseño del esquemático del circuito así como el diseño del layout mediante el software EDA (ElectronicDesignAutomation) CADENCE. El esquemático fue desarrollado considerando dispositivos de la tecnología denominada AMS0.35. Esta tecnología pertenece a la compañía AMS y permite la fabricación de transistores MOSFET con canales de 350 nm de longitud mínima. Para la elaboración del layout se utilizó la herramienta Layout XL de Cadence y se utilizó la herramienta ASSURA para validar cada uno de los bloques. En el diseño de los layout se corroboro el uso de las reglas de diseño con la herramienta DRC (Design Rule Check), la equivalencia entre el esquemático y el layout con la herramienta LVS (Layout Versus Schematic) y finalmente la extracción de elementos parásitos usando la herramienta Assura QRC. Se convalido el funcionamiento del circuito y el cumplimiento de los requerimientos mediante simulaciones. Los resultados más destacables son los de potencia en el cual obtuvimos un valor de 167.2uW, juntos con los resultados de modulación teniendo 4 bits o 16 números para realizar la conmutación y así poder tener 16 amplitudes diferentes en el emisor, los tiempos de propagación obtenidos de 618.5ps y 660ps.El área total del circuito modulador fue de 0.0942mm2.Ítem Texto completo enlazado Diseño de un amplificador operacional clase AB en tecnología CMOS(Pontificia Universidad Católica del Perú, 2012-02-21) Castillo Messa, Luis Enrique delEn el presente trabajo de tesis, se desarrolla el diseño de un amplificador operacional - bloque fundamental en sistemas integrados en chip - en base a dispositivos de una tecnología CMOS cuya longitud de canal mínima es 0,35 μm. El diseño se orienta al uso del amplificador como buffer de salida en canales de acondicionamiento de señales médicas. Con la finalidad de aprovechar al máximo la tensión de alimentación disponible se eligió una etapa de salida del tipo rail to rail. Para conducir las cargas externas de manera eficiente y minimizando efectos de distorsión de cruce por cero se adoptó un esquema clase AB para la operación de la etapa de salida. El procedimiento de diseño propuesto permite analizar conjuntamente especificaciones de consumo, ruido, ancho de banda y offset de tal forma que para un conjunto de valores de esas especificaciones, es posible determinar si es posible o no alcanzarlas, y en el caso afirmativo, calcular las dimensiones de los transistores y capacitores y las corrientes de polarización. Este procedimiento de diseño está basado en el modelo del transistor MOSFET conocido como Advanced Compact Mosfet (ACM), el cual posee ecuaciones que son válidas en todos los regímenes de inversión del transistor. De acuerdo con los resultados de simulación, el circuito alcanza las siguientes especificaciones en el caso típico de parámetros tecnológicos a 27oC: Margen de fase de 83o con una carga capacitiva de 50pF, frecuencia de ganancia unitaria 650KHz, consumo de corriente de 13 μA, ruido rms de 67 μV. La desviación estándar del offset referido a la entrada es de 3mV. El voltaje de alimentación nominal será de 3,3V, sin embargo el desempeño del circuito fue comprobado también con una tensión mínima de 2,7V.