Facultad de Ciencias e Ingeniería
URI permanente para esta comunidadhttp://54.81.141.168/handle/123456789/9119
Explorar
5 resultados
Resultados de búsqueda
Ítem Texto completo enlazado Diseño y simulación de un prototipo de banco de pruebas para verificar los indicadores eléctricos V-1, A-1, VF0.4-250 y AF-1-150 del MI-171 mediante señal alterna por PWM y continuas variables(Pontificia Universidad Católica del Perú, 2024-01-08) Chillcce Palomino, Carlos Rodolfo; Segura Rojas, Juan de DiosEl MI-171 es uno de los helicópteros más usados en el ámbito militar y de transporte de carga externa debido a que alcanza una velocidad crucero de 225 Km/h y una carga máxima de 4 toneladas. En el segundo ámbito, estos helicópteros son sometidos constantemente a su máxima capacidad de carga; lo que genera descalibración en los instrumentos de medición tipo aguja. Por ello, es necesario verificar y calibrar constantemente estos indicadores para evitar accidentes y falsas mediciones del consumo de las cargas continuas (DC) de la aeronave y de la potencia entregada por el generador. Actualmente, no existen bancos especializados en el país capaces de verificar todo el rango de funcionamiento de estos instrumentos; por lo que las empresas deben enviar estos equipos a fábrica para su revisión o mantenimiento exhaustivo para dejar todas las piezas en condiciones óptimas denominado Overhaul; esto genera pérdidas por el costo y envío del componente. Debido a esto, se propone el diseño de un banco aeronáutico portátil para la verificación de los indicadores V-1, A-1, VF0.4-250 y AF-1-150 del helicóptero ruso MI-171 a través de la generación de señales entre 0-30 V ,0-100 mV, 0-4 Vrms y 0-250 Vrms. Este equipo será energizado por una batería de 12 V alimentado por una fuente switching para formar internamente alimentaciones de 5 V y 30 V para las necesidades del banco. Para la generación de las señales DC se usará la alimentación interna de 5 V del banco para amplificarlo por medio de amplificadores operacionales a los valores finales deseados. Respecto a la generación de señales alternas (AC), se usa la técnica de modulación SPWM para generar ondas senoidales entre 5 Vpp demoduladas por un filtro RC. Luego estas pasan por amplificadores AB para obtener los rangos deseados. Finalmente, las señales de salidas serán retroalimentadas al microcontrolador para poder visualizar la señal de salida real a través de una pantalla monocromática, y el usuario podrá variar estas señales a través de potenciómetros lineales de precisión.Ítem Texto completo enlazado Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales(Pontificia Universidad Católica del Perú, 2023-12-07) Bravo Pacheco, Diego Alessandro; Saldaña Pumarica, Julio CésarEn el presente trabajo de tesis se desarrolla el diseño de un amplificador de instrumentación CMOS de 180 nm basado en un par diferencial complementario en sistemas de adquisición de señales neuronales. Estas señales pueden poseer una magnitud en el rango de microvoltios a decenas de milivoltios, con una frecuencia de hasta 10 kHz. La topología utilizada es fully differential de dos etapas, basado en un par diferencial complementario. Además, se incluye una etapa AC-coupled para reducir el offset del electrodo. Se hace énfasis en obtener un amplificador que disipe baja potencia y de bajo ruido referido a la entrada, siendo este último requerimiento establecido en ser menor o igual a 5 μVRMS. Se emplea la tecnología TSMC 180 nm en el software Virtuoso de Cadence, donde se realiza el diseño y la simulación del trabajo. Se emplea una fuente de alimentación de 1.2 V. Los resultados de la simulación muestran una ganancia en lazo abierto de 105.87 dB, una ganancia en lazo cerrado de 40 dB, un margen de fase de 88.0417º y un ruido referido a la entrada de 4.047 μVRMS.Ítem Texto completo enlazado Diseño de un circuito de rechazo de rizado para un amplificador chopper de señales neuronales con voltaje de alimentación menor a 1v(Pontificia Universidad Católica del Perú, 2022-12-01) Marín Talledo, Rodrigo; Saldaña Pumarica, Julio CésarEl presente trabajo de tesis consiste en el diseño de un circuito de rechazo de rizado para un amplificador chopper de señales neuronales con voltaje de alimentación menor a 1V. Este diseño está orientado a trabajar en un sistema de adquisición de señales neuronales, capaz de detectar la actividad de una sola neurona, de modo que las señales a acondicionar presentan frecuencias que van de 100 Hz a 10 KHz y amplitudes que alcanzan valores entre 10𝜇V y 1mV. Se plantea que el diseño del circuito propuesto sea capaz de operar con la tecnología de proceso TSMC 180nm y se utilizará la herramienta de software Cadence para efectuar las simulaciones necesarias. Para introducir el presente estudio en la tendencia actual de utilizar electrónica de bajo valor de voltaje de alimentación, se propone como requerimiento utilizar tensiones eléctricas menores a 1V, lo cual involucra un desafío, pues se reduce el rango de operación lineal de los transistores que incluye el diseño.Ítem Texto completo enlazado Diseño de un lazo de realimentación DSL para la eliminación del offset del electrodo en un amplificador capacitivo de instrumentación chopper que opera con voltaje de alimentación de 1V para electrocardiogramas(Pontificia Universidad Católica del Perú, 2022-11-21) Donayre Montoya, Christopher Abel; Saldaña Pumarica, Julio CésarEl presente trabajo de investigación desarrolla el diseño de un lazo de realimentación Servo DC (DSL), el cual buscará ser acoplado a un amplificador capacitivo de instrumentación Chopper para su uso en dispositivos wearables; por ello se limita el voltaje de alimentación a un valor de 1V. La señal principal a analizar será la de electrocardiografía (ECG), obtenida por medio de electrodos presentes en el dispositivo; sin embargo, debido a estos receptores se introduce una señal no deseada denominada como: el offset DC del electrodo (EDO). El DSL fue desarrollado como un circuito integrado, el cual funciona como integrador, filtrando la señal que se desea atenuar, de tal forma que esta realimentación interactúe con la señal de ECG, reduciendo el EDO que presenta antes de entrar a la etapa de amplificación. Por ello, se realiza el diseño del bloque integrador en una topología “fully differential” compuesto por 3 componentes principales: el transconductor (GM), el Amplificador Operacional (GM_DSL) y los capacitores del integrador (CINT). Este será desarrollado en la tecnología TSMC 180 nm; con el uso del software “Virtuoso Squematic Suite” y “Analog Design Enviroment XL” de Cadence. Las simulaciones utilizadas para este trabajo fueron: la transitoria, DC, AC y corner PVT. Dentro de los resultados obtenidos se obtuvo un GM de 390.21 pS, un GM_DSL con ganancia DC 88.8 dB y se seleccionaron capacitores CINT de 125 pF; estableciendo de esta forma una primera frecuencia de corte del circuito general alrededor de 0.5 Hz. Dicho valor es el adecuado, puesto que a magnitudes mayores que esta, comienza la señal de biopotencial ECG.Ítem Texto completo enlazado Diseño de un amplificador diferencial de diferencias para el filtrado de señales neuronales(Pontificia Universidad Católica del Perú, 2012-03-12) Cruz Marin, Jorge Vicente de laEl presente trabajo consiste en el diseño de un amplificador diferencial de diferencias (DDA) para la etapa de filtrado de un sistema de adquisición de señales neuronales en un circuito integrado implantable. El bloque analógico se realizó utilizando la tecnología AMS 0.35 μm en el software CADENCE. La metodología usada fue la denominada TOP-DOWN que consiste básicamente en iniciar el diseño con la definición de los parámetros a nivel sistema y descender progresivamente de nivel hasta dimensionar cada transistor y definir el layout del circuito. Una característica importante de esta metodología es que los niveles superiores definen los requerimientos para el siguiente nivel. El segundo objetivo importante es mostrar un flujo de diseño para circuitos integrados donde se utilizan las herramientas de CADENCE. Con esto se busca presentar una documentación que muestre el procedimiento usado a nivel industrial en el desenvolvimiento de circuitos integrados. Es importante mencionar que la principal motivación de realizar este circuito para cumplir los objetivos de la tesis es dar continuación a un proyecto del grupo de microelectrónica que consiste en el desenvolvimiento de un sistema de adquisición de señales neuronales. Algunas partes del proyecto general ya fueron realizadas por tesistas de la universidad y junto con este bloque se completa la parte del filtro pasabanda. El flujo de diseño se desarrollo paso a paso. Primero, se obtuvo las especificaciones del DDA en base a la simulación del macromodelo en el filtro pasabanda con componentes ideales. Luego, con los resultados obtenidos, se determinó los requerimientos de frecuencia, puntos de operación y respuesta en tiempo del circuito. Posteriormente, se dimensionó cada transistor asegurando que el amplificador cumpla con los requerimientos propuestos (modelo nominal y de Montecarlo). De la misma forma que con el esquemático, se validó el netlist del layout simulando los principales parámetros del amplificador y del filtro. Los resultados mas relevantes de la simulación del netlist del circuito extraído del layout son los siguientes: potencia de 5.26μW(@ V DD = 3.3), tensión de offset de 163.89μV y 10.38μVrms de ruido integrado en la banda de paso. Con estos datos, se observa un equilibrio entre la potencia consumida y el ruido integrado del amplificador, que normalmente es muy difícil de conseguir por el diseñador.