Facultad de Ciencias e Ingeniería
URI permanente para esta comunidadhttp://54.81.141.168/handle/123456789/9119
Explorar
3 resultados
Resultados de búsqueda
Ítem Texto completo enlazado Cosecha de energía a partir de sistemas piezoeléctricos(Pontificia Universidad Católica del Perú, 2024-05-15) Fierro Parra, Ronald Kevin; Silva Cárdenas, Carlos BernardinoEn el presente trabajo de tesis se propone un circuito optimizado de cosecha de energía piezoeléctrica. Este circuito presenta un modelo que depende de la arquitectura y estrategia de conmutación que se basa en la arquitectura de cosecha de energía sincronizada de interruptores en inductores (SSHI). La eficiencia de la cosecha de energía se lleva a cabo gracias al circuito paralelo de SSHI (P-SSHI) y el circuito serie de SSHI (S-SSHI) que por sí solas logran mejorar la eficiencia en la cosecha de energía. La integración de estos dos circuitos permite reducir, en mayor porcentaje, la disipación de energía en el proceso de cosechar energía piezoeléctrica. Esto debido a que el circuito P-SSHI acelera la carga (descarga) del capacitor intrínseco del transductor piezoeléctrico debido a la conexión en paralelo de un inductor y el circuito S-SSHI aprovecha la energía transferida al inductor. Se utilizó el software Proteus 8 Profesional para realizar la implementación del circuito propuesto y las simulaciones a distintas frecuencias para comprobar la eficiencia en la cosecha de energía. Los resultados de potencia recolectada que se obtuvieron en comparación con un circuito de referencia que se encuentra en el estado del arte son de 3.8 veces mayor dentro de un rango de operación con frecuencia de 5 Hz a 30 HzÍtem Texto completo enlazado Diseño de un circuito de voltaje de referencia de 400 MV para aplicaciones de [1; 1.2] v de alimentación y bajo consumo de energía(Pontificia Universidad Católica del Perú, 2024-05-06) Villanueva Huamán, Wilson Ray; Saldaña Pumarica, Julio CésarEl presente trabajo de tesis desarrolla el diseño de un circuito de tensión de referencia estable ante variaciones en la temperatura y la tensión de alimentación. Las topologías de circuitos de tensión de referencia clásicas limitan la tensión que entregan a valores cercanos a 1.2 V. Se propone diseñar y simular un circuito de tensión de referencia el cual entregará una tensión de referencia de 400 mV y requerirá una tensión de alimentación de 1 V. El circuito diseñado tiene como base el trabajo de H. Banba [29]. La tensión de referencia independiente a la temperatura se obtiene aprovechando la cancelación de dos coeficientes de temperatura provenientes de una configuración de transistores de juntura bipolar (BJT) tipo PNP, los cuales serán polarizados con un espejo de corriente que emplea transistores PMOS, a su vez el circuito tiene un amplificador operacional de una etapa, el cual minimiza el error en el espejo de corriente. En esta tesis, se priorizó que el voltaje de referencia sea menor a 1 V, así como que el coeficiente de temperatura sea menor a 30 ppm/ºC y se logre un PSRR de al menos -60 dB. El diseño ha sido realizado con la tecnología TSMC de 180 nm. Como resultados se llegó a obtener una tensión de referencia de 401.03 mV con un coeficiente de temperatura de 9.97 ppm/ºC y un PSRR de -63.69 dB. El circuito opera a 1 V y consume 6.37 μW. El diseño y los resultados se realizaron con el software Cadence Virtuoso Analog Design Environment®, empleando el simulador Spectre.Ítem Texto completo enlazado Diseño y simulación de un filtro activo de potencia para mitigar señales armónicas de corriente en una red de distribución de 2 kVA(Pontificia Universidad Católica del Perú, 2021-01-26) Leiva Esteban, Andrés Eduardo; Melgarejo Ponte, Oscar AntonioDebido al incremento de equipos electrónicos conectados en las redes de distribución eléctrica como por ejemplo las computadoras, cargadores, fuentes de alimentación conmutadas, rectificadores, inversores, entre otras, indirectamente se ha generado la presencia y proliferación de señales armónicas en estas redes debido a su forma de alimentación no lineal, ocasionando el empobrecimiento de la calidad de energía eléctrica de las redes de distribución donde se encuentran conectados. Como consecuencia de ello, se produce un mayor consumo energético, mal funcionamiento de los equipos conectados en la misma red y en el peor de los casos su inoperatividad. Es por ello, que se ha generado la necesidad de proponer soluciones para revertir dicha problemática. En el presente trabajo de tesis se propone el diseño de un filtro activo de potencia trifásico para mitigar señales armónicas de corriente, basándonos en teorías innovadoras, como la teoría de potencia reactiva instantánea para la obtención de las señales de referencia y la modulación por ancho de pulso vector espacial para la generación de las corrientes de compensación que se inyectarán a la red de distribución para mitigar las señales armónicas presentes. Se considera para el diseño propuesto una potencia máxima de mitigación de 2 KVA y que cumpla con la normativa europea IEC 61000 3-2, la cual se enfoca en los porcentajes de cumplimiento de distorsión armónica de voltajes y corrientes para un consumo de corriente menor a dieciséis amperios del sistema de distribución. Se utiliza el software MATLAB & SIMULINK para la simulación y verificación del diseño propuesto basado en una red de distribución con cargas trifásicas lineales desbalanceadas y no lineales.