Facultad de Ciencias e Ingeniería
URI permanente para esta comunidadhttp://54.81.141.168/handle/123456789/9119
Explorar
1 resultados
Resultados de búsqueda
Ítem Texto completo enlazado Diseño e implementación de un interfaz de comunicación inalámbrica de bajo consumo para un electrocorticograma de implante siguiendo el protocolo IEEE 802.15.4(Pontificia Universidad Católica del Perú, 2017-02-20) Fabián Bernal, Oscar Miguel; Alcántara Zapata, José DanielEl presente trabajo de tesis desarrolla el diseño e implementación de un interfaz de comunicación inalámbrica, para la lectura de actividad neuronal en mamíferos superiores, a través un Electrocorticograma (ECoG) de implante. Las señales adquiridas por 6 electrodos de medición son acondicionadas a través de etapas de filtrado y amplificación, logrando un ancho de banda de 100Hz y voltajes en el rango de 0 a 3.3V en cada canal. Las señales anteriormente acondicionadas, son tomadas como parámetros de entrada de la interfaz que se desarrolla. Las lecturas de cada uno de los electrodos son digitalizadas, recolectadas, y transmitidas inalámbricamente fuera del animal hacia un módulo exterior inalámbrico. La transmisión se realiza a través del protocolo IEEE 802.15.4 a 2.4 Ghz a una velocidad de 250Kbps. Este módulo externo transmite las lecturas adquiridas inalámbricamente hacia una computadora por medio del UART, para finalmente ser visualizadas a través de una interfaz gráfica desarrollada en Matlab. La etapa de comunicación inalámbrica está conformada por dos nodos: uno dentro del animal, y el otro fuera del mismo. Debido a que el nodo interno es implantado, se desarrolla un protocolo de sincronización tolerante a errores y/o pérdidas de paquetes propios de la transmisión inalámbrica. Además, debido a que no se tiene acceso al nodo interno, se debe reducir el consumo de potencia del mismo. Se desarrolla el diseño de una tarjeta de radio digital a 2.4Ghz utilizando el software Cadsoft Eagle en la versión 6.4 Light. Entre los resultados obtenidos encontramos bajo consumo de potencia debido a que el modulo interno tiene un ciclo de trabajo de 12.5% cuando se encuentra a la espera de peticiones de enlace, una frecuencia de muestreo de 200Hz para la lecturas de señales cerebrales, y un protocolo de sincronización tolerante a errores. Se desarrollan pruebas para la verificación del funcionamiento de cada una de las etapas del sistema propuesto.