Facultad de Ciencias e Ingeniería
URI permanente para esta comunidadhttp://54.81.141.168/handle/123456789/9119
Explorar
15 resultados
Resultados de búsqueda
Ítem Texto completo enlazado Diseño de un circuito de voltaje de referencia de 400 MV para aplicaciones de [1; 1.2] v de alimentación y bajo consumo de energía(Pontificia Universidad Católica del Perú, 2024-05-06) Villanueva Huamán, Wilson Ray; Saldaña Pumarica, Julio CésarEl presente trabajo de tesis desarrolla el diseño de un circuito de tensión de referencia estable ante variaciones en la temperatura y la tensión de alimentación. Las topologías de circuitos de tensión de referencia clásicas limitan la tensión que entregan a valores cercanos a 1.2 V. Se propone diseñar y simular un circuito de tensión de referencia el cual entregará una tensión de referencia de 400 mV y requerirá una tensión de alimentación de 1 V. El circuito diseñado tiene como base el trabajo de H. Banba [29]. La tensión de referencia independiente a la temperatura se obtiene aprovechando la cancelación de dos coeficientes de temperatura provenientes de una configuración de transistores de juntura bipolar (BJT) tipo PNP, los cuales serán polarizados con un espejo de corriente que emplea transistores PMOS, a su vez el circuito tiene un amplificador operacional de una etapa, el cual minimiza el error en el espejo de corriente. En esta tesis, se priorizó que el voltaje de referencia sea menor a 1 V, así como que el coeficiente de temperatura sea menor a 30 ppm/ºC y se logre un PSRR de al menos -60 dB. El diseño ha sido realizado con la tecnología TSMC de 180 nm. Como resultados se llegó a obtener una tensión de referencia de 401.03 mV con un coeficiente de temperatura de 9.97 ppm/ºC y un PSRR de -63.69 dB. El circuito opera a 1 V y consume 6.37 μW. El diseño y los resultados se realizaron con el software Cadence Virtuoso Analog Design Environment®, empleando el simulador Spectre.Ítem Texto completo enlazado Diseño de un amplificador CMOS basado en un par diferencial complementario para adquisición de señales neuronales(Pontificia Universidad Católica del Perú, 2023-12-07) Bravo Pacheco, Diego Alessandro; Saldaña Pumarica, Julio CésarEn el presente trabajo de tesis se desarrolla el diseño de un amplificador de instrumentación CMOS de 180 nm basado en un par diferencial complementario en sistemas de adquisición de señales neuronales. Estas señales pueden poseer una magnitud en el rango de microvoltios a decenas de milivoltios, con una frecuencia de hasta 10 kHz. La topología utilizada es fully differential de dos etapas, basado en un par diferencial complementario. Además, se incluye una etapa AC-coupled para reducir el offset del electrodo. Se hace énfasis en obtener un amplificador que disipe baja potencia y de bajo ruido referido a la entrada, siendo este último requerimiento establecido en ser menor o igual a 5 μVRMS. Se emplea la tecnología TSMC 180 nm en el software Virtuoso de Cadence, donde se realiza el diseño y la simulación del trabajo. Se emplea una fuente de alimentación de 1.2 V. Los resultados de la simulación muestran una ganancia en lazo abierto de 105.87 dB, una ganancia en lazo cerrado de 40 dB, un margen de fase de 88.0417º y un ruido referido a la entrada de 4.047 μVRMS.Ítem Texto completo enlazado Diseño de un filtro pasa bajos para neural SPIKES en tecnología CMOS con voltaje de alimentación de 1V(Pontificia Universidad Católica del Perú, 2023-06-05) Bellido Alba, Alvaro Gustavo Raúl; Saldaña Pumarica, Julio CésarLos próximos capítulos de la presente tesis se contempla una revisión de dispositivos wearable como estado del arte. Lo que le sigue es una explicación de los puntos teóricos importante para el desarrollo. Finalmente, se cuenta con la solución y los resultados. Se empieza mencionando los diferentes desarrollos tecnológicos en base a los dispositivos wearable y cómo estos han tenido resultados prometedores en el uso con personas o animales. Después de eso, se menciona la motivación para continuar con el desarrollo del trabajo; y se continúa con el estado del arte de las topologías para el diseño de filtros pasabajos en tecnología CMOS. En la parte de la revisión teórica, se desarrollarán aspectos necesarios tales como el análisis en pequeña señal, la obtención función transferencia por medio del Teorema de Blackman y el método de análisis en frecuencia del profesor Ali Hajimiri, y el uso de un Level Shifter. Para finalizar, se realizarán las simulaciones en condiciones nominales y PVT para cada tipo de respuesta: AC, DC, transitoria, ruido y potencia; luego se muestra la comparativa de este trabajo con la literatura.Ítem Texto completo enlazado Diseño de un filtro de biopotenciales con un voltaje de alimentación de 1.2 voltios(Pontificia Universidad Católica del Perú, 2023-03-24) Vega Moron, Juan Pablo; Saldaña Pumarica, Julio CésarLos próximos capítulos del presente trabajo tratarán sobre una revisión del estado del arte de los dispositivos “wearable”, seguido de una revisión teórica de la tecnología CMOS para empezar una estrategia de diseño y finalizar con el diseño propuesto. Se inicia con temas relacionados a la problemática y desarrollo de los dispositivos “wearable” y La revisión del estado del arte de estos dispositivos y de la tecnología CMOS. En la revisión teórica se desarrollarán aspectos referidos al filtro que será diseñado para poder empezar una estrategia de diseño mediante las ecuaciones planteadas. Este proceso es salvaguardado por simulaciones realizadas con la herramienta “Analog Design Enviroment” de la empresa Cadence. Para finalizar se abordarán simulaciones en condiciones nominales, PVT y de Montecarlo para cada una de las respuestas del circuito: respuesta AC, respuesta DC, respuesta Transitoria y Ruido.Ítem Texto completo enlazado Diseño de un circuito de rechazo de rizado para un amplificador chopper de señales neuronales con voltaje de alimentación menor a 1v(Pontificia Universidad Católica del Perú, 2022-12-01) Marín Talledo, Rodrigo; Saldaña Pumarica, Julio CésarEl presente trabajo de tesis consiste en el diseño de un circuito de rechazo de rizado para un amplificador chopper de señales neuronales con voltaje de alimentación menor a 1V. Este diseño está orientado a trabajar en un sistema de adquisición de señales neuronales, capaz de detectar la actividad de una sola neurona, de modo que las señales a acondicionar presentan frecuencias que van de 100 Hz a 10 KHz y amplitudes que alcanzan valores entre 10𝜇V y 1mV. Se plantea que el diseño del circuito propuesto sea capaz de operar con la tecnología de proceso TSMC 180nm y se utilizará la herramienta de software Cadence para efectuar las simulaciones necesarias. Para introducir el presente estudio en la tendencia actual de utilizar electrónica de bajo valor de voltaje de alimentación, se propone como requerimiento utilizar tensiones eléctricas menores a 1V, lo cual involucra un desafío, pues se reduce el rango de operación lineal de los transistores que incluye el diseño.Ítem Texto completo enlazado Diseño de un lazo de realimentación DSL para la eliminación del offset del electrodo en un amplificador capacitivo de instrumentación chopper que opera con voltaje de alimentación de 1V para electrocardiogramas(Pontificia Universidad Católica del Perú, 2022-11-21) Donayre Montoya, Christopher Abel; Saldaña Pumarica, Julio CésarEl presente trabajo de investigación desarrolla el diseño de un lazo de realimentación Servo DC (DSL), el cual buscará ser acoplado a un amplificador capacitivo de instrumentación Chopper para su uso en dispositivos wearables; por ello se limita el voltaje de alimentación a un valor de 1V. La señal principal a analizar será la de electrocardiografía (ECG), obtenida por medio de electrodos presentes en el dispositivo; sin embargo, debido a estos receptores se introduce una señal no deseada denominada como: el offset DC del electrodo (EDO). El DSL fue desarrollado como un circuito integrado, el cual funciona como integrador, filtrando la señal que se desea atenuar, de tal forma que esta realimentación interactúe con la señal de ECG, reduciendo el EDO que presenta antes de entrar a la etapa de amplificación. Por ello, se realiza el diseño del bloque integrador en una topología “fully differential” compuesto por 3 componentes principales: el transconductor (GM), el Amplificador Operacional (GM_DSL) y los capacitores del integrador (CINT). Este será desarrollado en la tecnología TSMC 180 nm; con el uso del software “Virtuoso Squematic Suite” y “Analog Design Enviroment XL” de Cadence. Las simulaciones utilizadas para este trabajo fueron: la transitoria, DC, AC y corner PVT. Dentro de los resultados obtenidos se obtuvo un GM de 390.21 pS, un GM_DSL con ganancia DC 88.8 dB y se seleccionaron capacitores CINT de 125 pF; estableciendo de esta forma una primera frecuencia de corte del circuito general alrededor de 0.5 Hz. Dicho valor es el adecuado, puesto que a magnitudes mayores que esta, comienza la señal de biopotencial ECG.Ítem Texto completo enlazado Diseño de un amplificador de ganancia programable multicanal CMOS para aplicaciones en sistemas de adquisición de señales neuronales(Pontificia Universidad Católica del Perú, 2020-11-03) Yllahuamán Bonifas, Kelvin Thomas; Saldaña Pumarica, Julio César; Raygada Vargas, Erick LeonardoEl presente trabajo de tesis desarrolla el diseño de un amplificador de ganancia programable o Program Gain Amplifier (PGA) multicanal destinado para sistemas de adquisición de señales neuronales en electrocorticografía (ECoG). Este diseño ha sido realizado con una tecnología de 0,35 _m con una topología de amplificación OTA de dos etapas Fully Differential Current Buffer Miller con compensación Ahuja y un circuito adicional Common Mode Feedback (CMFB) tipo P, además posee un arreglo capacitivo para obtener las ganancias correspondientes. El voltaje de alimentación usado es de 3,3 V y el voltaje de modo común es de 1,65 V. El desarrollo de este amplificador está destinado para 16 canales de 20 kHz cada uno, obteniendo como finalidad obtener un ancho de banda de 1,6 MHz para todos los canales mencionados. Como resultados se llega a obtener ganancias en lazo cerrado de 0 dB, 6 dB y 12 dB para los factores de amplificación de 1, 2 y 4 respectivamente. Por otro lado, cabe destacar que el PGA posee un margen de fase mayor a 80_ manteniendo la estabilidad del circuito para las amplificaciones mencionadas. Los resultados obtenidos fueron simulados en el software Virtuoso Analog Design Enviroment de CADENCE con uso del simulador Spectre. El presente trabajo de tesis desarrolla el diseño de un amplificador de ganancia programable o Program Gain Amplifier (PGA) multicanal destinado para sistemas de adquisición de señales neuronales en electrocorticografía (ECoG). Este diseño ha sido realizado con una tecnología de 0,35 _m con una topología de amplificación OTA de dos etapas Fully Differential Current Buffer Miller con compensación Ahuja y un circuito adicional Common Mode Feedback (CMFB) tipo P, además posee un arreglo capacitivo para obtener las ganancias correspondientes. El voltaje de alimentación usado es de 3,3 V y el voltaje de modo común es de 1,65 V. El desarrollo de este amplificador está destinado para 16 canales de 20 kHz cada uno, obteniendo como finalidad obtener un ancho de banda de 1,6 MHz para todos los canales mencionados. Como resultados se llega a obtener ganancias en lazo cerrado de 0 dB, 6 dB y 12 dB para los factores de amplificación de 1, 2 y 4 respectivamente. Por otro lado, cabe destacar que el PGA posee un margen de fase mayor a 80_ manteniendo la estabilidad del circuito para las amplificaciones mencionadas. Los resultados obtenidos fueron simulados en el software Virtuoso Analog Design Enviroment de CADENCE con uso del simulador Spectre.Ítem Texto completo enlazado Diseño de un circuito estimador de la tasa de disparos de un detector de impulsos eléctricos neuronales(Pontificia Universidad Católica del Perú, 2020-02-17) Gutiérrez Rojas, Cinthia Zobeida; Saldaña Pumarica, Julio César; Raygada Vargas, Erick LeonardoEl desarrollo de la tecnología enfocada a la medicina relacionada al sector de enfermedades ligadas al sistema nervioso ha requerido de dispositivos capaces de detectar de manera precisa las señales que emite, siendo estas los impulsos eléctricos neuronales, ya que mediante las mismas se puede obtener la información que se transmite de neurona en neurona tales como movimientos psicomotrices o captaciones sensoriales. Una alternativa desarrollada para la detección de estos impulsos son los circuitos implantables en el cerebro, los cuales obtienen las señales neuronales de manera extracelular; es decir, obtención de señales de neuronas cercanas a un electrodo mediante penetración de la corteza cerebral. Es posible del uso de una etapa de detección para la obtener los impulsos mas es necesaria la diferenciación entre la señal neuronal y el ruido existente. Se hace uso de un filtro dentro de la detección, pero este solo filtra el ruido que tiene distinta frecuencia a la emitida por una neurona y no el obtenido de las neuronas alejadas al electrodo. Por ello, el establecimiento de un nivel de comparación permite la correcta detección de estos impulsos eléctricos neuronales, siendo una manera de obtenerlo mediante la estimación de la tasa de disparo del detector. La presente tesis tuvo como objetivo el diseño de un circuito estimador en tecnología CMOS capaz de obtener la estimación de la tasa de disparo de un detector de impulsos eléctricos neuronales. El estimador consiste en un comparador que identifica los instantes que la señal neuronal es mayor a un valor umbral fijo y un filtro Gm-C retroalimentado cuya salida es un valor proporcional a la tasa de disparo del comparador. En la tesis se describen los circuitos analógicos basados en tecnología 0.35um CMOS de AMS utilizados para los diseños del comparador y del filtro; asimismo, el diseño de los mismos y del estimador. También, se presentan los resultados obtenidos en las simulaciones mediante el software de simulación Virtuoso Environment (Cadence Design System) donde se utilizó como señal de entrada del comparador una señal neuronal amplificada de 2s de duración.Ítem Texto completo enlazado Diseño de un amplificador de ganancia programable con disipación de potencia adaptada a la ganancia para sistemas de adquisición de señales neuronales(Pontificia Universidad Católica del Perú, 2019-07-30) Matos Díaz, Gabriel Armando; Saldaña Pumarica, Julio César; Raygada Vargas, Erick LeonardoEl presente trabajo de investigación consiste en el diseño de un circuito amplificador con ganancia programable (PGA) para ser empleado como una segunda etapa de amplificación en sistemas de adquisición de señales neuronales. La principal estrategia de diseño es aplicar una técnica de escalabilidad de corriente, para disipar solo la potencia necesaria para cada ganancia; además logrando mantener el mismo ancho de banda para cada ganancia seleccionada. El número de ganancias de diseño son ocho, programables mediante tres bits. La topología empleada es fully differential; por ello, se incluye un circuito de realimentación de modo común (CMFB). Así mismo, en los requerimientos se consideran la estabilidad del sistema tanto para el lazo en modo diferencial como el lazo en modo común. La tecnología empleada en el diseño es AMS0.35µm en el software Virtuoso Schematic de la compañía Cadence, donde se realizaron las simulaciones y se validó el funcionamiento del circuito mediante distintos análisis. Entre los resultados obtenidos para el amplificador destacan su ganancia programable entre 6dB y 29dB con disipación de potencia promedio de 1.64µW para una fuente de alimentación de 3.3V.Ítem Texto completo enlazado Diseño de un amplificador de ganancia programable con reducción de offset para la recepción de señales neuronales(Pontificia Universidad Católica del Perú, 2019-04-04) Salazar Sedano, Jesús Gabriel; Saldaña Pumarica, Julio César; Raygada Vargas, ErickEn el presente trabajo de tesis se diseña un amplificador de ganancia programable con reducción de offset para ser usado en la recepción de señales neuronales. Estas señales tienen valores de frecuencia y amplitud específicas y relevantes para el presente diseño, con una amplitud de 10uV a 1mV para una frecuencia de 1-10KHz. Con estas consideraciones, el diseño del circuito se basó en una topología Two-stage fully differential Miller-Compensated amplifier. Se emplea la tecnología AMS 0.35um en el software Virtuoso de CADENCE utilizando el simulador Spectre y el entorno de simulación ADE XL para las simulaciones Montecarlo. Los resultados de las simulaciones se validaron en circuitos de testbench, siendo los más significativos, por ejemplo, una ganancia de lazo abierto de 81.1544 dB, ganancia de lazo cerrado de 75.1339 dB para un ancho de banda de 9.494KHz, un margen de fase de 68.8o y un margen de ganancia de 14.4dB, asegurando una estabilidad óptima del circuito. Así mismo, se obtuvo un rango de amplificación de 0-32 dB divididas en 8 ganancias controladas por interruptores basados en puertas de transmisión. Además, se realizó la distribución física del circuito empleando la vista LAYOUT XL de CADENCE. Los presentes resultados se obtuvieron con una alimentación de 3V y un voltaje de entrada en modo común de 1.5V.