Facultad de Ciencias e Ingeniería
URI permanente para esta comunidadhttp://54.81.141.168/handle/123456789/9119
Explorar
3 resultados
Resultados de búsqueda
Ítem Texto completo enlazado Diseño de un filtro pasa bajos para neural SPIKES en tecnología CMOS con voltaje de alimentación de 1V(Pontificia Universidad Católica del Perú, 2023-06-05) Bellido Alba, Alvaro Gustavo Raúl; Saldaña Pumarica, Julio CésarLos próximos capítulos de la presente tesis se contempla una revisión de dispositivos wearable como estado del arte. Lo que le sigue es una explicación de los puntos teóricos importante para el desarrollo. Finalmente, se cuenta con la solución y los resultados. Se empieza mencionando los diferentes desarrollos tecnológicos en base a los dispositivos wearable y cómo estos han tenido resultados prometedores en el uso con personas o animales. Después de eso, se menciona la motivación para continuar con el desarrollo del trabajo; y se continúa con el estado del arte de las topologías para el diseño de filtros pasabajos en tecnología CMOS. En la parte de la revisión teórica, se desarrollarán aspectos necesarios tales como el análisis en pequeña señal, la obtención función transferencia por medio del Teorema de Blackman y el método de análisis en frecuencia del profesor Ali Hajimiri, y el uso de un Level Shifter. Para finalizar, se realizarán las simulaciones en condiciones nominales y PVT para cada tipo de respuesta: AC, DC, transitoria, ruido y potencia; luego se muestra la comparativa de este trabajo con la literatura.Ítem Texto completo enlazado Diseño de un filtro de biopotenciales con un voltaje de alimentación de 1.2 voltios(Pontificia Universidad Católica del Perú, 2023-03-24) Vega Moron, Juan Pablo; Saldaña Pumarica, Julio CésarLos próximos capítulos del presente trabajo tratarán sobre una revisión del estado del arte de los dispositivos “wearable”, seguido de una revisión teórica de la tecnología CMOS para empezar una estrategia de diseño y finalizar con el diseño propuesto. Se inicia con temas relacionados a la problemática y desarrollo de los dispositivos “wearable” y La revisión del estado del arte de estos dispositivos y de la tecnología CMOS. En la revisión teórica se desarrollarán aspectos referidos al filtro que será diseñado para poder empezar una estrategia de diseño mediante las ecuaciones planteadas. Este proceso es salvaguardado por simulaciones realizadas con la herramienta “Analog Design Enviroment” de la empresa Cadence. Para finalizar se abordarán simulaciones en condiciones nominales, PVT y de Montecarlo para cada una de las respuestas del circuito: respuesta AC, respuesta DC, respuesta Transitoria y Ruido.Ítem Texto completo enlazado Comparación entre estructuras de linealización de transconductores en tecnología CMOS(Pontificia Universidad Católica del Perú, 2012-09-21) Alfaro Purisaca, Paul Anthony; Saldaña Pumarica, Julio CésarEn este trabajo de tesis se presenta el análisis y la comparación de un conjunto de estructuras de linealización de transconductores. Los transconductores son circuitos utilizados en la implementación de filtros integrados analógicos que reemplazan a los resistores los cuales ocupan demasiada área dentro del circuito integrado. En el caso de la adquisición de señales ECG, se requieren de filtros que trabajen en bandas en el orden de mHz a cientos de Hz y eso implica que los valores de transconductancia se encuentren en el orden de los pS a nS. Obtener estos valores de transconductancia manteniendo un rango lineal adecuado representa un gran desafío para el diseñador de este tipo de bloques analógicos, siendo necesario emplear alguna estructura de linealización. Sin embargo, se debe realizar un análisis cuidadoso del efecto de estas estructuras en parámetros como ruido y offset. Un punto importante en esta tesis es el desarrollo de ecuaciones que modelan el comportamiento eléctrico de las estructuras de linealización. Estas permiten obtener de manera rápida y efectiva un amplio panorama de los principales compromisos entre los parámetros de desempeño: transconductancia, rango lineal, ruido, consumo de corriente y offset. Cabe mencionar que estas ecuaciones fueron obtenidas utilizando el modelo matemático ACM (Advanced Compact Mosfet Model) del transistor MOS. Este modelo es válido en todas la regiones de operación del transistor y en todos los niveles de inversión, es decir, utilizando una única ecuación se puede modelar el comportamiento del transistor en todas las condiciones. Debido a esto, las ecuaciones desarrolladas en esta tesis para las arquitecturas de linealización son válidas para todas las condiciones de polarización de los transistores, lo cual representa un aporte importante del presente trabajo. Se realizó el análisis de tres estructuras de linealización: par diferencial con resistencias de degeneración, estructura propuesta por Krummenacher y Joehl [1] y la estructura propuesta por Silva Martinez [2]. La especificación de diseño fue que el rango lineal sea el máximo posible para una transconductancia de 10nS y una desviación estándar del offset menor a 5mV. El proceso de fabricación considerado para el diseño tiene 0,35μm como mínima longitud de canal.