Facultad de Ciencias e Ingeniería
URI permanente para esta comunidadhttp://54.81.141.168/handle/123456789/9119
Explorar
5 resultados
Resultados de búsqueda
Ítem Texto completo enlazado Estudio y análisis de un circuito de reducción de la diferencia entre las corrientes de estimulación para la prótesis epiretinal(Pontificia Universidad Católica del Perú, 2020-01-23) Martínez Espinoza, Jesús André; Monge Osorio, Manuel Alejandro; Raygada Vargas, Erick LeonardoEl presente trabajo de tesis consiste en el estudio y análisis de un circuito propuesto para reducir la diferencia entre los pulsos de corrientes utilizados durante la operación de la prótesis epiretinal. La topología propuesta para la calibración es hibrida; constituye de una fase analógica y una digital a fin de reducir la diferencia de corriente y almacenar un valor de cuenta para compensar la corriente generada durante el uso de la prótesis. Dentro de los requisitos para el diseño del circuito propuesto, se considera los límites en el área y potencia del chip debido a la ubicación y dificultad de acceso de la prótesis. Asimismo, se busca que el valor de la carga remanente generada por la persistencia de la corriente de mismatch no exceda el límite de 100na a fin de evitar daños en el tejido superficial. El circuito propuesto define una variable “n” la cual corresponde al número de espejos de corriente en la fase analógica, se realiza un análisis variando “n” a fin de analizar las consecuencias y ventajas que se tiene en el nivel de mismatch final y en el área ocupada en el chip por el circuito de calibración. Se utiliza la herramienta de MATLAB para simular y ejemplificar el proceso de calibración mostrando las señales de ambos pulsos en una gráfica de tiempo desde el inicio de la calibración hasta el cálculo del valor de cuenta necesario para compensar la corriente de mismatch.Ítem Texto completo enlazado Estudio y análisis de un circuito de monitoreo de carga residual para prótesis epirretinal(Pontificia Universidad Católica del Perú, 2019-11-05) Rodríguez Sánchez, Diego Antonio; Monge Osorio, Manuel AlejandroLa retina es un tejido del ojo que se encarga de convertir la luz incidente en pulsos eléctricos para luego ser enviados al cerebro. Las células encargadas de dicha conversión son las células fotorreceptoras, estas hacen posible la visión. La prótesis de retina se encarga de reemplazar la función que realizaban las células fotorreceptoras al recrear la sensación de visión por medio de la estimulación de las células neuronales sanas restantes en la retina por medio del envío de pulsos bifásicos a través de un arreglo de electrodos. No obstante, una de las grandes preocupaciones en cuanto a la estimulación de la prótesis de retina, es que cualquier exceso de acumulación de carga que supere los límites de seguridad tolerables puede causar daño a la retina. A raíz de lo anterior mencionado, se procedió al estudio de un circuito cuyo objetivo es balancear la carga residual existente de forma controlada. Asimismo, se realizó un análisis de cada etapa del circuito: comparadores dinámicos, latch SR, parte de lógica y la etapa de compensación y se definió la estructura del circuito de seguridad. Por último, gracias a la herramienta Analog Design Environment de CADENCE se realizó simulaciones comprobando la funcionalidad de la solución planteada al dimensionar correctamente los transistores y definir una correcta corriente de compensación. Así pues, se obtuvo un circuito capaz de monitorear y corregir la carga del electrodo cuando ésta sale de los límites de seguridad y que presenta una baja disipación de potencia.Ítem Texto completo enlazado Diseño de un controlador de corriente para un neuroestimulador en una prótesis epiretinal(Pontificia Universidad Católica del Perú, 2018-09-14) Rojas Raymundo, Juan Andrés; Monge Osorio, Manuel AlejandroLas enfermedades de degeneración macular y retinosis pigmentaria afectan directamente a la retina, provocando la pérdida de células fotoreceptoras, denominadas bastones y conos, encargadas de la transformación de señales luminosas provenientes del entorno en señales eléctricas que son interpretadas en el cerebro como imágenes. Estas enfermedades son de interés porque provocan la pérdida de células cuyo funcionamiento se puede reemplazar por dispositivos electrónicos, ya que utilizan cargas eléctricas como portadoras de información. El presente trabajo de tesis se centra en el diseño de un controlador de corriente como circuito integrado en un neuroestimulador que forma parte de un sistema de mayor complejidad, denominado prótesis epiretinal. Las entradas del circuito a diseñar son señales digitales, que determinarán la forma de onda de corriente a generar, y corrientes de referencia para establecer la resolución del controlador de corriente. El diseño se basa en una topología de espejos de corriente SCCT (Self Cascode Composite Transistor ) como estructura base de Conversores Digital-Analógico colocados directamente a la salida del controlador de corriente, distribuidos en ramas LSB, 2LSB, 4LSB y 8 LSB, con la posibilidad de compartir un circuito de polarización entre los canales locales. Se ha utilizado transistores de 5 V de la tecnología AMS (Austria Micro Systems) 0.35 µm. La carga utilizada para simular el circuito es un modelo de electrodo de impedancia de 30 kΩ en serie con 100 nF. El circuito fue probado utilizando el simulador SPECTRE en el software de diseño de circuitos integrados CADENCE. El presente trabajo permitió generar una forma de onda bifásica de corriente máxima de 55 µA, con un rango de voltaje a la salida de 2.2 V. La disipación de potencia del circuito se encuentra entre 10.2 µW y 72.2 µW, dependiendo de la etapa de forma de onda en que se encuentre. El área ocupada por la disposición física del circuito es de 0.006408 mm2.Ítem Texto completo enlazado Diseño de un amplificador chopper de señales neuronales(Pontificia Universidad Católica del Perú, 2017-06-22) Chang Kee Anselmo, Marco Antonio; Monge Osorio, Manuel AlejandroEn el presente trabajo de tesis se diseña un amplificador para ser utilizado como parte de un sistema de adquisición de señales neuronales. La topología elegida para el desarrollo fue la de cascodo plegado de una sola salida (single ended folded cascode), ubicando los moduladores chopper de manera que no haya limitación debido al ancho de banda. Debido a que este trabajo está enfocado a dispositivos implantables, se requiere de un bajo consumo de potencia, así como una pequeña área ocupada. A estos dos requerimientos se suma el de ruido, el cual es de gran importancia al ser esta la primera etapa del sistema. Se utilizó el software CADENCE para realizar distintas simulaciones que comprueban el correcto análisis realizado. Los resultados más importantes previo a la aplicación de la técnica chopper son: el ruido referido a la entrada de 2.92Vrms, con una potencia consumida de 36.78uW utilizando una fuente de alimentación de 3.3V, la ganancia de lazo abierto es de 102.1dB y la ganancia de lazo cerrado es de 45.88dB con un ancho de banda de 7.96kHz. El área ocupada por el circuito es de 0.0073mm2.Ítem Texto completo enlazado Diseño de un amplificador de señales neuronales de bajo ruido y bajo consumo de potencia(Pontificia Universidad Católica del Perú, 2014-07-25) Cerida Rengifo, Sammy; Monge Osorio, Manuel Alejandro; Raygada Vargas, Erick LeonardoEl presente trabajo de tesis consiste en el dise~no de un circuito ampli cador para ser utilizado en un sistema de adquisici on de se~nales neuronales. La topolog a del dise~no se baso en un ampli cador cascodo plegado completamente diferencial (fully-di erential folded-cascode, FDFC) adaptado a una topolog a de reciclaje (recycling [6]) en la cual se reutilizan corrientes que normalmente no se utilizan en la topolog a convencional. Los requerimientos m as importantes para este dise~no son su baja potencia y peque~na area debido al tipo de aplicaci on al que esta enfocado este trabajo. El bajo ruido referido a la entrada tambi en es un par ametro cr tico ya que el rango de voltaje de las se~nales neuronales pueden tener amplitudes tan peque~nas como 1 V . La tecnolog a en que se realiz o el dise~no es AMS0;35 m en el software CADENCE el cual utiliza el simulador SPECTRE empleando el modelo BSIM3V3. Asimismo, se valid o el buen funcionamiento del circuito mediante las simulaciones correspondientes de circuitos de bancos de pruebas (testbench). Los resultados destacables del ampli cador son su ruido referido a la entrada de 1;59 V , potencia de 105;98 W para una alimentaci on de 3;3V , una ganancia de lazo abierto de 113;7dB, ganancia de lazo cerrado de 45;5dB y un ancho de banda de 7;512kHz. El area total del circuito ampli cador es 0;122mm2.