Show simple item record

dc.contributor.authorBlock Saldaña, Henry José
dc.date.accessioned2011-06-09T21:52:28Z
dc.date.available2011-06-09T21:52:28Z
dc.date.created2011-06-09T21:52:28Z
dc.date.issued2011-06-09
dc.identifier.urihttp://hdl.handle.net/20.500.12404/515
dc.description.abstractEn la presente tesis, se realizó el diseño de una arquitectura para un sistema neurodifuso ANFIS. Se tomó en consideración un sistema de orden cero de dos entradas y una salida, que cuenta con funciones de pertenencia triangulares en los antecedentes de las reglas difusas. Además, se tuvo en cuenta que el entrenamiento del sistema es realizado fuera de línea (off-line), en MATLAB. La arquitectura diseñada se dividió en cuatro bloques: Fuzzificador, Permutador, Inferencia y Defuzzificador. Cada uno de estos bloques fue tratado como un subsistema y descrito por separado para facilitar su diseño. Posteriormente, se procedió a juntar los cuatro bloques, dando como resultado la arquitectura propuesta para el sistema neurodifuso ANFIS. Esta arquitectura fue descrita de manera modular y genérica mediante el lenguaje de descripción de hardware VHDL y fue implementada en los FPGA Spartan-3 XC3S200 de la empresa Xilinx y Cyclone II EP2C35 de la empresa Altera, utilizando las herramientas que se encuentran dentro de los entornos de desarrollo ISE 11 y Quartus II 9.1, respectivamente. El sistema diseñado fue aplicado a la generación de funciones. Primero, se eligió una función no lineal y se llevó a cabo el entrenamiento del sistema en MATLAB para obtener los parámetros de los antecedentes y consecuentes de las reglas difusas. Después, estos parámetros fueron convertidos a una representación binaria en punto-fijo complemento a dos y almacenados en las memorias ROM del código en VHDL. Finalmente, se realizaron simulaciones sobre los dos FPGA, mencionados anteriormente, para verificar la operación del sistema y poder evaluar su desempeño. Entre los resultados obtenidos, destaca que el tiempo requerido por el sistema para calcular un valor de la función es menor a 10 s (trabajando a una frecuencia de reloj de 50 MHz). Este valor es mucho menor al tiempo requerido por la aplicación en MATLAB, el cual fue de alrededor de 100 ms.
dc.language.isospa
dc.publisherPontificia Universidad Católica del Perú
dc.rightshttp://creativecommons.org/licenses/by-nc-nd/2.5/pe/
dc.rightsAtribución-NoComercial-SinDerivadas 2.5 Perú
dc.rightsinfo:eu-repo/semantics/openAccess
dc.sourcePontificia Universidad Católica del Perú
dc.sourceRepositorio de Tesis - PUCP
dc.subjectArquitectura de computadoras
dc.subjectRedes neuronales (Computación)
dc.subjectSistemas de reconocimiento de patrones
dc.subjectVHDL (Lenguaje de descripción de hardware)
dc.titleDiseño de una arquitectura para un sistema neurodifuso ANFIS sobre un FPGA aplicado a la generación de funciones
dc.typeinfo:eu-repo/semantics/bachelorThesis
thesis.degree.nameIngeniero Electrónicoes_ES
thesis.degree.levelTítulo Profesionales_ES
thesis.degree.grantorPontificia Universidad Católica del Perú. Facultad de Ciencias e Ingenieríaes_ES
thesis.degree.disciplineIngeniería Electrónicaes_ES
dc.type.otherTesis de licenciatura
dc.publisher.countryPE
renati.discipline712026es_ES
renati.levelhttps://purl.org/pe-repo/renati/level#tituloProfesionales_ES
renati.typehttp://purl.org/pe-repo/renati/type#tesises_ES


Files in this item

FilesSizeFormatView

There are no files associated with this item.

This item appears in the following Collection(s)

Show simple item record